1. シグナルインテグリティ
PLL、フェーズ ロック ループ (PLL)、CDR (クロックおよびデータ リカバリ)、8B/10B コーデックなどのトランシーバーの混合信号モジュールは、PLL の VCO などのアナログ信号とデジタル信号を使用して設計されています。 PLL の分周器など。 チップ内にはアナログ信号とデジタル信号が同時に存在するため、電源同期ノイズ、グランドバウンス、信号クロストークが発生しやすくなります。 そしてトランシーバーのより高いデータレートこれは、伝送ラインの非理想的な影響により、配線がより困難になる可能性があることを意味します。 各層の銅線は、高周波信号が導体の表面をかすめて信号の減衰を増大させる「表皮効果」を引き起こす可能性があります。
2. ジッター
ジッターはトランシーバーのビット誤り率を直接反映するため、ジッターはトランシーバーの堅牢性を測定するための最も重要なパラメーターです。 ジッターに影響を与える要因としては、電源やグランドのレイアウト、キャリブレーション回路、パッケージ特性などが挙げられますが、最も重要なのはPLLで生成される高速クロックです。 PLL はクロックおよびデータ リカバリ (CDR) にとって重要です。 PLL は入力リファレンス クロックによって駆動されるため、リファレンス クロック入力は厳密な電気要件とジッタ要件を満たす必要があります。
3. イコライゼーション技術
チャネル内で伝送されるデータは、符号間干渉やさまざまなノイズの影響を避けられません。 高速走行時には干渉がより顕著になります。 伝送干渉と損失を克服するために、トランシーバー システムにイコライザーが挿入されます。 等化補正後、システム特性を補正および補償することができ、チャネルのランダムな変化に適応するために、シンボル間干渉の影響を低減することができる。
4. プリウェイト技術
ギガバイト速度では、設計者は信号を増幅するだけでは信号損失の問題を解決できず、電力消費が増加し、アイパターンが閉じる原因となります。 レイアウトでは、反射エネルギーの強度が近位で不連続になっています。 事前重み付け技術では、信号変化後の最初のデータ シンボルに重み付けを行うことで送信信号を事前に歪め、チャネル内のインパルス応答のフロントエンドのオーバーシュートとバックエッジのトレーリングを除去できます。
