システムハードウェア構成
各高速トランシーバーは、送信機と受信機の2つのチャネルで構成されています。 送信機と受信機は、物理コーディングサブレイヤー（PCS、PフィールドSi-Calコーディングサブレイヤー）と物理メディア追加サブレイヤー（PMA、Physic-Calメディア追加サブレイヤー）で構成されています。
PCSには、サポートされているプロトコルと互換性のあるトランシーバーのデジタル機能のコアロジック実装が含まれ、伝送チャネルには、位相補償FIFO、バイトシリアライザー、8B / 10Bエンコーダーおよびその他のモジュールが含まれます。 受信チャネルには、ワードアライナ、レートマッチングFIFO、8B / 10Bデコーダ、バイトアンストリング、バイトソータ、位相補償FIFOおよびその他のモジュールが含まれます。
PMAには、I / Oバッファ用のアナログ回路、CDR、SER / DES、およびシリアルデータチャネルのパフォーマンスを最適化するためのプログラム可能な事前重み付けと等化が含まれています。
デバイスのトランシーバーチャネルが機能すると、FPGAアーキテクチャの出力パラレルデータがトランスミッターPCSおよびPMAを介して送信され、最終的にシリアルデータに変換されて送信されます。 受信した入力シリアルデータは、受信機のPMAおよびPCSによってシリアルデータ形式で処理され、さらに処理するために内部FPアーキテクチャに送信されます。
FPGA統合
高速トランシーバーが広く使用されています。 FPGAをベースにしたSATAインターフェースソリッドステートディスクを例にとると、SATAインターフェースソリッドステートディスクは将来のトレンドの発展であり、高速シリアルトランシーバーはSATAのIPコアストレージモードを実現し、高速トランシーバーは主要コンポーネントですSATAプロトコルの物理層実装の概要。 SATAプロトコルのシリアルデータは1.5〜6Gbit / sの伝送速度で動作しますが、これはFPGAでは直接実現できません。 この需要を満たすために、多くのFPGAメーカーは、FPGA内に汎用の高速物理デバイスを統合し、多くの同様の機能を実現するための柔軟なコンフィギュレーションモードを提供しています。
